|
從28奈米到3D堆疊，FPGA身價突然翻漲，不再是過去那個扮演配角的被支配角色，反而由於其功能大躍進、重要性大增，目前在許多應用中，已經逐漸成為支配系統運作的主角。而現階段FPGA的三大發展方向：28奈米、3D堆疊，以及SoC系統化，也成為FPGA制霸市場的決勝關鍵。
FPGA從配角變主角
FPGA市場對於28奈米的爭霸，已經從幾年前的藍圖佈局，到產品試製，到目前已正式量產，也宣告FPGA真正走入了28奈米製程的新階段。主要廠商包括Altera、Xilinx、Lattice等，紛紛端出28奈米FPGA大餐餵飽市場那張飢渴的大嘴。28奈米與FPGA劃上等號，只要擁有28奈米產品，就象徵了該廠家所擁有的技術實力與研發創新，而端不出這道菜，似乎在市場競爭中，就少了能抓住客戶胃口，以及能與對手抗衡的利器。
先來看看28奈米製程的FPGA到底好在哪裡，重要性又是什麼。FPGA走入28奈米製程之後，不僅功能與整合度能超越傳統FPGA，最重要的是，產品性價比也進一步逼近ASSP與ASIC。這意義在於，過去FPGA在系統中的定位，主要是協助ASIC、ASSP等核心處理器來處理數據、提供I/O擴充等功能，其定位是『配角』；但走入28奈米製程之後，FPGA可突破以往功耗過高的問題，成為高性能、低功耗以及小尺寸的代名詞。
再加上FPGA業者不斷提升IP及開發工具的支援能力，使FPGA在系統中的角色越來越重要，近年來更直接從配角，升等為『主角』，例如近來時常聽到的SoC FPGA就是一個例子，FPGA就是完整系統，這也讓FPGA將取代ASIC與ASSP成為一個熱門話題，並持續在市場上發酵。
事實上，由於電路結構較為單純，FPGA一直都是率先採用先進製程的半導體元件，這也就是FPGA一直能有製程技術突破的主因。而採用更新的製程技術，也讓FPGA的功能不斷強化。回顧FPGA從1990年代取代膠合邏輯（Glue Logic）元件、2000年代試圖取代ASIC、DSP等元件，到現在2010年代，正式跨入28奈米世代，其高度整合性讓FPGA一舉跨越既有的微處理器市場，將觸角伸入到高效能運算、儲存、汽車、工業控制等更廣泛的應用領域。
28奈米讓FPGA如虎添翼
依據市調公司的研究數據來看，ASIC的確受到FPGA的沈重壓力。Gartner分析，受全球金融風暴影響，2009年起FPGA取代ASIC的趨勢更為明顯，兩者採用比重已經達到30：1。由於成本因素，許多公司紛紛延後甚至取消ASIC的設計案。
由於FPGA提供了成本優勢，加上不斷在製程與功能上精進，讓開發者更樂於採用FPGA。傳統的FPGA優勢不外乎可編程、快速上市與低開發成本，這對於沒有高量產需求且產品規格特殊的應用市場相當受歡迎，讓業者免去開發ASIC的高成本，同時提供ASSP所缺少的差異化。這讓包括軍事、工業和網通等產業，成為FPGA的主力市場。
但過去FPGA因耗電與成本過高，難以打入功耗敏感與成本敏感兩大敏感市場，無法大量生產。但隨著製程不斷升級，加上業者推出低價化和超低功耗產品後，讓FPGA擺脫瓶頸，直闖高量產市場。
只不過，這意味著ASIC被宣判死刑，而FPGA從此可以躺著賺嗎？倒也未必。儘管FPGA在功耗方面有所進步，但比起ASIC仍嫌不足，特別是在動態與靜態電源管理、及漏電等問題。此外，在高量產市場，短期內FPGA仍難敵ASIC既有的成本優勢。
專家就曾表示，ASIC的開發成本並不如外界所想的高，加上晶圓技術不斷進步，目前晶片設計成本已越來越低。且系統的開發，也不單只是成本考量，性能優化、使用體驗與商業模式等，也都是關鍵。ASIC雖後有FPGA追趕，但成長動能並沒有消失。
因此，從28奈米開始的FPGA趨勢，應該說，28奈米FPGA把電晶體密度增加，更提升了電耗控制與設計彈性，此對ASIC和ASSP的威脅將更大，然而說會從此取代ASIC仍言之過早，畢竟28奈米FPGA是否真能對市場產生決定性影響，還有待時間觀察。而這段時間，ASIC也將持續精進。因此這場戰爭並非結束，其實反倒可以期待一場新局面的開始。
3D堆疊打造異質系統
3D IC技術在市場上醞釀已久，卻遲遲停留在只聞樓梯響，不見人下來的階段。然而，3D堆疊架構對於晶片間的異質性整合，其實扮演著十分重要的角色，特別是極力打造SoC晶片的半導體設計商們。而3D堆疊的晶片整合方式，將在FPGA上率先實現。
目前FPGA大廠Xilinx在其高階元件上，已經開始採用3D堆疊架構，這也是全球首款異質的3D FPGA晶片，主要技術基礎是透過SSI（堆疊晶片互聯），將 FPGA與收發器進行整合，這同時也是一種創新。Xilinx未來更多的FPGA產品，包括最新的ZYNQ平台，都會採用3D堆疊的方式來設計。
Xilinx指出，儘管一般人認為3D堆疊的方式會增加封裝方面的成本，然而就良率的角度來看，同樣面積的晶片上，有相同數量的邏輯閘，若採用單一塊晶片，對比切割成更小的區塊，透過立體堆疊方式製作的3D晶片，則採用3D堆疊的方式，將會有更高的良率。
主要的原因在於，晶片上邏輯閘的數量越多，晶片的良率相對將會較難提高。以同樣面積的晶片來看，若將晶片切割成更小單位晶片，每單位的邏輯閘數目相對減少，更可以提高每個單位晶片的良率。將這些良率更高的晶片，透過3D堆疊的方式整合在一起，堆疊後邏輯閘的數量是一樣的，也就是運算效能相同。而由於每單位晶片邏輯閘數目更少，生產過程良率高，無形中成本將會更為降低。
此外，Altera亞太區工業市場開發經理江允貴也認為，採用3D堆疊，還有更多好處。透過平面的線路傳輸訊號，會花費更久的時間。如果採用垂直方式來傳遞訊號，速度將會更快。3D堆疊主要是讓單位晶片面積更小化，再採用堆疊方式來提高邏輯閘密度。透過垂直的金屬互聯層傳遞訊號，等於面對面這樣的迅速，這對於FPGA的處理效能將會大大的提升。3D堆疊將非常適合低密度、多IO、小包裝的FPGA系統設計。
3D堆疊，無疑將成為FPGA未來征服市場的一大利器。特別是未來FPGA將朝向SoC方向發展，透過3D立體堆疊，讓FPGA的整合之路將更為順遂。
|
