|
市場採用先進製程節點的速度正持續趨緩。晶片設計人員為了節省設計成本，紛紛在新設計上採用成熟的主流製程。加上晶片設計案（chip design start）整體數量持續下滑，這樣的現象代表先進晶片設計案數量下滑將更為嚴重。
根據Gartner定義，晶片設計案乃指已經完成並下線送交製造（taped out）的新款晶片設計案，並以獨有的原型交貨予客戶。
Gartner將特殊應用IC（ASIC）設計案歸類為專為單一客戶所設計的案件，且該設計為客戶所有。特定應用標準產品（ASSP）晶片設計案的所有權則為半導體供應商所有；此類元件附有技術資料（data sheet），產品出售對象不只一家客戶。
2013年，晶片設計案總數預期將達5,730件，較2012年的5,846件下滑2%（參見圖一）。至2017年，複合年減率為2.5%。
將多種功能整合至單一晶片的趨勢持續延燒，再加上設計成本上揚，都是導致晶片設計案件減少的主要因素。2012年晶片設計案數量下滑2.4%，然2013年下滑幅度可望低於2%。晶片設計案數量下滑的速度趨緩，主要是因為2013年預期將有更多衍生性設計下線送交製造。
Gartner預測主要晶片大廠將持續採用平台設計法（platform design methodology），不但可降低主流成熟節點的平均設計成本達40-45%，大廠也因此能讓更多設計案下線送交製造。由於晶片商在推出新設計的速度與成本方面壓力日增，我們預測在2017年以前，衍生性設計（derivative design）對整體晶片設計案數量的貢獻度將持續成長。
市場趨勢
儘管ASIC設計案數量下滑，單一ASIC設計案在整個生命週期的平均營收卻持續增加。Gartner預估在2013年，單一ASIC設計案在整個生命周期的平均營收將達到2,300萬美元，高出2012年的1,770萬美元。設計越來越複雜（根據使用閘道的數量來評判），單一設計案的平均生產單位（production unit）數量也上揚，是帶動單一ASIC設計案平均營收成長的主要原因。
市場結構趨勢
汽車、運算與無線裝置部門出現成長 減緩晶片設計案數量下滑速度
雖然新增ASIC與ASSP晶片設計案的整體成長率持續下滑，各部門下滑速度有所不同。Gartner預測，2013到2017年間，鎖定汽車、工業、無線與運算領域的新增ASIC與ASSP晶片設計案，數量下滑速度將較其他部門緩慢。整體而言，鎖定汽車業的新增ASIC與ASSP晶片設計案下滑幅度最小，上述期間僅減少1%，其次為運算與無線部門，預計到2017年將分別下滑1.7%及2%。
2013年期間，鎖定運算、消費性產品與汽車產業的新增晶片設計案占整體比重可望上揚，但鎖定儲存、有線通訊、軍事航太與工業部門的同類產品卻將下滑；無線通訊部門占整體比重可望維持2012年水準。
近來智慧手機與平板裝置製造商紛紛採用自家設計（in-house design）晶片，這股趨勢可能有助於減緩新增ASIC晶片設計案數量下滑的速度。除了知名的三星、蘋果，最近開始自行設計晶片的智慧手機與平板製造商包括聯想（Lenovo）與華為（Huawei）。有線通訊領域也出現類似狀況，設備製造商自行設計晶片的案例越來越多，因為他們亟需提升產品特色並量身訂做獨特功能，而光靠標準化產品又無法達成。
由於全球各地汽車銷售量回升，汽車電子設備的需求也因而上揚，進而帶動ASIC與ASSP晶片設計案成長。Gartner預測在能源效率、行車安全與車載資通訊娛樂（infotainment）相關需求的帶動下，這股趨勢將持續到2017年，
在工業／醫療市場也有類似狀況，搭載USB、Wi-Fi、藍芽等無線功能的可攜式醫療電子產品需求日增，加上能源業與公用事業也都需要節能產品以及其他智慧電網應用程式，都將帶動上述產業中新款晶片設計活動的成長。
在運算與無線通訊領域，帶動全球媒體平板與智慧手機出貨量成長的主要因素，將持續帶動相關領域對新款晶片設計案的需求。部分大廠也更積極參與智慧電網與物聯網（IoT）應用程式相關的晶片設計；然而，這仍不足以大幅扭轉眼前晶片設計案數量下滑的趨勢。
技術趨勢
有越來越多晶片設計人員開始採用成熟的主流製程節點以節省成本，採用先進製程的設計也越來越少。目前全球的主流設計製程節點為65奈米，因為它能提供中產量設計案最低的成本，加上效能合理，而且能提供足夠的閘道來搭載最多的設計。
Gartner預測顯示，2013年65奈米將占全球晶片設計案23.5%。雖然2013年90奈米占整體晶片設計案比重將達到24.1%，到了2017年可望降至18.4%，而65奈米占所有晶片設計案比重將增至26.8%。另一方面，45奈米、32奈米、28奈米、22奈米、22奈米以下等先進製程節點的晶片設計案，2013年占整體比重將在19.6%左右。到2017年，這個數字可望增至32.3%。
在此必須特別留意2017年以前65奈米晶片設計案的成長態勢。Gartner預測，2013年65奈米設計案將較2012年成長4%，到2017年的年複合成長率為1.3%，屆時設計案總數量則將達到1,383件。另一方面，2013年先進製程節點（45奈米與45奈米以下）晶片設計案將成長19.4%（因為比較基期較低），到2017年的年複合成長率為7.8%，總數量達1,662件。
Gartner估計45奈米或45奈米以下的晶片設計案，有90%來自美洲與日本。美洲是先進設計案產量最多的地區，主要用於高效能運算、有線通訊、高端儲存、高端行動電話與遊戲機。這類設計多半以提升效能為主且極度複雜。Gartner預估，2013年全球約有119件32奈米或32奈米以下的ASIC晶片設計案下線送交製造，ASSP則有156件（占所有晶片設計案4.8%）。
2013年亞太地區占所有晶片設計案比重將超過三分之一。然而，亞太業者不若美洲同業那樣積極推出先進設計。鎖定中國內需市場的新設計案，主要作用多是為了將成本降至最低，因此傾向採用成熟的製程節點。然而在過去幾年間，部分新崛起的中國本土晶片製造商已轉向較低的製程節點，開始針對90奈米與65奈米等主流節點開發新設計，主要鎖定智慧手機與媒體平板裝置。Gartner預測，由於中國逐漸成為行動電話與媒體平板裝置的生產重鎮，未來幾年中國市場的晶片設計活動將大為活躍，亞太地區的整體表現也因此看好。
另一種觀點
Gartner認為，未來幾年有三項因素或可扭轉晶片設計案減少的趨勢，包括設計成本上揚、軟體與平台設計法對新款設計案影響日增，還有物聯網的崛起。
Gartner觀察發現，已有越來越多晶片設計商在新款晶片設計案中採用成熟的主流製程節點，藉此節省設計成本。新款晶片設計採用先進製程的數量逐漸減少，有助於減緩新款晶片設計案越來越少採用成熟主流節點的現象。
由於軟體對市場差異化策略的重要性日增，加上有越來越多廠商採用平台設計法，以便進一步節省成本並縮短設計週期，衍生性設計因而越來越受歡迎。部分廠商因做法缺乏彈性，或者沒有能力以單一設計滿足多種市場，業績已有落後態勢，反觀一些策略靈活的業者則大有收穫。
Gartner預測，受設計成本上揚的影響，2013年將有更多的晶片商轉向單一平台設計法，因為它能提供更多選擇，讓晶片可以即時重新配置（reconfigured on the fly）以滿足各種市場需求。設計方法的改變，將協助晶片供應商以更快的速度、更低的成本將更多衍生性設計下線送交製造，進而挽救晶片設計案因為功能日漸整合而數量下滑的趨勢。
此外由於物聯網崛起，而以舊款的成熟製程節點所設計的半導體晶片，Gartner認為以成熟製程節點開發物聯網相關的新款晶片設計，將是新的商機所在。未來這股趨勢也將回過頭來，帶動整體晶片設計案數量成長。
|
